PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-190064

(43)Date of publication of application: 05.11.1983

(51)Int.CI.

H01L 29/78

H01L 21/88

H01L 23/30

H01L 27/10

(21) Application number : **57-071232**

(71)Applicant:

HITACHI LTD

(22) Date of filing:

30.04.1982

(72)Inventor:

SAWASE TERUMI

NAKAMURA HIDEO


(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57) Abstract:

PURPOSE: To prevent the light incidence into the region of diffused layers and thus contrive to improve the leakage characteristic of P-N junction, by forming Al over the diffused

layers of a MOSFET.

CONSTITUTION: In the MOSFET consisting of a source diffused layer 8, a gate 9, and a source diffused layer 10, a light shielding Al 15 formed simultaneously with a wiring Al 11 is connected to fixed potentials such as a power source and arranged over the source diffused layer 10 contributed to store and retain charges. Since the light incident through a transparent package 14 reflects on the surface of the Al layer 15 after passing through a transparent protection film 19, the light incidence into the P-N junction constituted of the layer 10 and a substrate 16 is prevented, and accordingly the increase of leakage current at the junction of 10-16 is prevented. Further, the capacity of the diffused layer 10 is increased in total capacity to store and retain because of the additiin of the capacity for the Al 15.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(9) 日本国特許庁 (JP)

①特許出顧公開

⑩公開特許公報(A)

BZ58-190064

⑤Int. Cl.³ H 01 L 29/78	識別記号	庁内整理番号 7614—5 F	砂公開 昭和58年(1983)11月5日
21/88 23/30 27/10		6810—5F 7738—5F	発明の数 1 審査請求 未請求
27,10		6655—5 F	(全 3 頁)

❷半導体集積回路

到特 顧 昭57—71232

②出 顯 紹57(1982)4月30日

@発 明 者 沢瀬照葵

国分寺市東恋ヶ窪1丁目280番 地株式会社日立製作所中央研究 所内 ②発 明 者 中村英夫

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

切出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

砂代 理 人 弁理士 薄田利幸

例 網 事

弱男の名称 半導体無視回路

特許請求の報題

- 1. 款子(MOSPETなど)上れると(アルミニウム)層を形成し、光の入射を防止したととを特敵とする学端体祭練回路。
- 2. P…N接合上に電位を固定したAと簡を形成 し、先の入割を防止したととを特徴とする第1 項の単導体集鉄回路。
- 3. P-N級合主にソースまたはドレインとなる 拡散層に接続したAと層を形成し、光の入射を 防止したことを輸散とする第1項の半導体機構 回答。

発明の詳細な説明

本発明はEPROMオンチンプLSIに係り、 特にPIN接合への光の入射によるリーク特性を 改替するのに好過なLSIの形成法に関する。

MOSF ETはダートのオフ状態のインピーダンスが高いことから、第1段に示すような、配銀上の容量をメモリス子とする国路が従来からよく

使用されている。しかし、紫外線等で消去できる メモリ(以下EPROM)を内閣するLSIナップにおいては、LSI安園が外光にさらされるために、MOSFBTの拡散層と移植との間の接合面で多量のリーク電流を発生する。このため、メモリ第子として十分な配憶保持特性を得ることができない欠点があつた。

通常のしましのパンケーツは光を発金に強へいする構造になつてかり、丸の入射による特性の悪化はなかつた。EPROMオンテップし81にかいては、EPROMのデータ消去は紫外線でおったか、パンケージ上部は透明物質でおおわれており、特権悪化を防止するためにはチンプを節分的に光から終へいする必要がある。

本務明の目的にはOSPETの抵放運動放への 光の入射を防止し、P-N級合のリーク特性を改 当することにある。

このため、本発明では、情報配は用に用いる MOSPETの拡散層の上部に会談包機を設けた。 通常のLSIのパンケージれ光を完全に適へい する構造になつており、光入射による特性の悪化 は問題とはならをかつた。EPRONオンテップ L3Jにおいては光によるデータ前去の必要性上 パンケージ上部が透明物質でかわわれており、特 低級化を防止するためにL8Iテップを部分的に 光から違へいするようにした。

- i

以下、本発明の契約例をEPRGM(Brassble Programable ROM)オンテンプ学導体無機固 跡において発筋した複合について述べる。

R P R O M オンテップ半導体無償回路は、

EPROMに記憶されているデータを光によつて 倒去するため、透明パッケーツに興義されている。

用1例に不実施例で述べるMOSFETで構成したラインメモリ(配線容量などにデータを記憶保護するメモリ1の四路図を示す。MOSFET1の入力電極8から入力されたデータだ1がオンしている期間に1のソース拡散層4、インバータ2の入力ゲート5、および4~5間の配線容量の総額に低級され、1がオフするとデータは6代記憶保持される。しかし4と数板から成るP-N接

(3)

入射を防ぎ、(0-15の接合でのリーク電流の 増加を膨止することができる。

本契続例によれば、リーク弊性の悪化を助ぐと ともに、拡散地 1 0 の容量は 1 5 に対する容量も 付加され、配量保健するための務容量が増えると とになり、さらに記憶存性を改善する効果がある。

兴峰例2

禁る凶时契約例1化かいて、減散雇10の上部 化形成する人と15を10自身に結合して10と 例電便にした場合の機構造を示す。光に対する効果は契約例1と同様であるが、拡散層10の容量 に15を形成しても増加しまい。使つて記憶保持 するための腎質は増加せず、隔離動作を必要とす る場合に効果がある。

以上の二製館例がNデヤンネルMO8について 示したが、アデャンネルMO8およびそれらを組 合わせた漁路についても同様の効果がある。

上配実施例はラインメモリを構成する場合について示したが、他に数小値配を扱かうアナロク圏 路等の数合面からのリーク電流の筋止方法として 合?に透明パッケージを介して充が入射すると光 エネルギーにより7のリーク電気(P-N保合の 遊方肉殻和電流)が増加し、6代数えられた電荷 は後々に失なわれるととになる。

英သ预1

(4)

も有効である。

本機男によれば、P-N級合への先の入剤を遮断できるので、光によるP-N接合の逆方向線和 概載の増加を防止する効果がある。

先の距断雨となるアルミ暦15な従来の MOSPEで形成における配銀用のアルミ層11 の形成と同時に行なりことができ、プロセスの増 加を必要としない。またアルミ層15は拡散圏 18に重なる形に形成するために、LSI形成上、 随機の増加等の問題は坐じない。

図面の簡単な説明

第1図は配線容量を記憶类子として用いるメモリ(タイン・メモリ)の回路図である。

類2段はALを固定能なべした場合の第1回の 回路のMOSFET総構造である。

第3回はALを拡散層に結合した場合の第1回 の回路のMOSFET競楽速である。

1…入力M O S F B T、 2…インバーダ、 3…入力電極、 4 …ソース電極、 5 …入力ゲート、 6 … 配顧容量、 7 … P ー N接合、 8 … ドレイン拡散層、

(G)

初期458-190064(名)

9 ーゲート智根、1 0 …ソース拡散層、1 1 …入 力 A 4 微磁、1 2 …インパータの入力ゲート、


13…入力MO8FEでとインパータ間の配線、


14…透湧バッケージ、15…光遊へい用AL、


16…遊飯、17…酸化暖、18…透明都發膜、

19…透明像段課、20…ゲート酸化膜。

化度人 为发士 海田和季 中的







(7)